逻辑电路设计之差分信号CML接

逻辑电路设计之差分信号CML接口

内容简介

1、差分信号接口CML

2、CML输出结构

3、CML接口输入结构

一、差分信号接口
1、CML接口是所有高速数据接口形式中最简单的一种;

2、其输入与输出是匹配好的,从而减少了外围器件,也更适合于在高的频段工作;

3、其所提供的信号摆幅较小,从而功耗更低;

二、CML输出结构

1、CML接口输出电路差分对集电极电阻为50Ω;

2、输出信号的高低电平切换是靠共发射极差分对的开关控制的，差分对的发射极到地的恒流源典型值为16mA;

3、假定CML 输出负载为一50Ω上拉电阻，则单端CML 输出信号的摆幅为Vcc~Vcc-0.4V。在这种情况下，差分输出信号摆幅为800mV，共模电压为Vcc-0.2V。若CML输出采用交流耦合至50Ω负载，这时的直流阻抗有集电极电阻决定，为50Ω，CML 输出共模电压变为Vcc-0.4V，差分信号摆幅仍为800mV。在交流和直流耦合情况下输出波形见图;

三、CML接口输入结构
1、CML 输入结构特点使它在高速数据传输中成为常用的方式，如图MAXIM公司的CML 输入阻抗为50Ω，容易使用。输入晶体管作为射随器，后面驱动一差分放大器;