逻辑电路设计之非同类接口互连
内容简介
LVPECL-CML
LVPECL-LVDS
LVDS-LVPECL
LVDS-LVPECL
一、LVPECL-CML连接
在PECL 按3.3V 供电考虑,即LVPECL;
1、交流耦合情况
如图在LVPECL的两个输出端各加一个到地的偏置电阻,电阻值选取范围可以从142Ω到200Ω;若LVPECL输出信号摆幅大于CML 的接收范围,可以在信号通道上串一个25Ω的电阻,这时CML 输入端的电压摆幅变为原来的0.67倍,(LVPECL输出摆幅 600-1000mV,CML输入摆幅400-1000mV);
2、直流耦合情况
在LVPECL到CML 的直流耦合连接方式中需要一个电平转换网络,如图,该电平转换网络的作用是匹配LVPECL的输出与CML的输入共模电压;
一般要求该电平转换网络引入的损耗要小,以保证LVPECL的输出经过衰减后仍能满足CML 输入灵敏度的要求;
另外还要求自LVPECL端看到的负载阻抗近似为50Ω;
下面以LVPECL驱动MAX3875的CML 输入为例说明该电平转换网络;
二、LVPECL-LVDS连接
1、直流耦合情况
LVPECL-LVDS 直流耦合结构需要一个电阻网络,如图,设计该网络时有这样几点必须考虑:首先,我们知道当负载是50Ω接到Vcc-2V时,LVPECL的输出性能是最优的,因此我们考虑该电阻网络应该与最优负载等效;
然后我们还要考虑该电阻网络引入的衰减不应太大,LVPECL输出信号经衰减后仍能落在LVDS 的有效输入范围内;
注意LVDS 的输入差分阻抗为100Ω,或者每个单端到虚拟地为50Ω,该阻抗不提供直流通路,这里意味着LVDS输入交流阻抗与直流阻抗不等。LVPECL到LVDS 的直流耦合所需的电阻网络需满足下面方程组:
考虑VCC = +3.3V情况,解上面的方程组得到:R1 = 182 ,R2 = 47.5 ,R3 = 47.5 ,VA = 1.13V,RAC = 51.5 ,RDC = 62.4 ,增益 = 0.337。通过该终端网络连接LVPECL输出与LVDS输入时,实测得VA = 2.1V,VB = 1.06V。假定LVPECL差分最小输出电压为930mV,在LVDS的输入端可达到313mV,能够满足LVDS输入灵敏度要求。考虑信号较大时,如 果LVPECL的最大输出为1.9V,LVDS的最大输入电压则为640mV,同样可以满足LVDS输入指标要求。( LVPECL摆幅600-1000mV, LVDS250-400mV)
2、交流耦合情况
LVPECL到LVDS 的交流耦合结构如图18 所示,LVPECL的输出端到地需加直流偏置电阻(142Ω到200Ω),同时信号通道上一定要串接50Ω电阻,以提供一定衰减。LVDS 的输入端到地需加5KΩ电阻,以提供共模偏置;
三、LVDS-LVPECL连接
1、直流耦合情况
LVDS到LVPECL的直流耦合结构中需要加一个电阻网络,如图,该电阻网络完成直流电平的转换;
LVDS输出电为1.2V,LVPECL的输入电平为Vcc-1.3V;
LVDS 的输出是以地为基准,而LVPECL的输入是以电源为基准,这要求考虑电阻网络时应注意LVDS 的输出电位不应对供电电源敏感;
另一个问题是需要在功耗和速度方面折中考虑,如果电阻值取的较小,可以允许电路在更高的速度下工作,但功耗较大,LVDS 的输出性能容易受电源的波动影响;
还有一个问题就是要考虑电阻网络与传输线的匹配;
电阻值可以通过下面的方程导出:
在Vcc 电压为3.3V 时,解上面的方程得:R1=374Ω,R2=249Ω,R3=402Ω,VA=1.2V,VB=2.0V,RIN=49Ω,Gain=0.62。LVDS 的最小差分输出信号摆幅为500mV,在上面结构中加到LVPECL输入端的信号摆幅变为310mV,该幅度低于LVPECL的输入标准,但对于绝大多数MAXIM公司的LVPECL电路来说,该信号幅度是足够的,原因是MAXIM公司LVPECL输入端有较高的增益。在实际应用中,读者可根据器件的实际性能作出自己的判断。( LVPECL摆幅600-1000mV, LVDS 250-400mV)
2、交流耦合情况
LVDS 到LVPECL的交流耦合结构较为简单,图20 给出了两个例子
四、CML和LVDS间互连
1、一般情况下,在光传输系统中没有CML和LVDS 的互连问题,因为LVDS 通常用作并联数据的传输,数据速率为155MHz,622MHz或1.25GHz,而CML 常用来做串行数据的传输,数据速率为2.5GHz或10GHz;
2、不管怎样,作为特殊情况,在这里给出了它们间互连的交流解决方案,需注意CML 的输出 信号摆幅应落在LVDS 的有效工作范围内。
评论
发表评论