逻辑电路设计之基础知识

逻辑电路设计之基础知识

一、逻辑电平基础知识
1、输入高电平VIH:保证逻辑门输入为高电平时,所允许的最小输入高电平;

2、输入低电平VIL:保证逻辑门输入为低电平时,所允许的最大输入低电平;

3、输出高电平VOH:保证逻辑门的输出为高电平时,输出电平的最小值;

4、输出低电平VOL:保证逻辑门的输出为低电平时,输出电平的最大值;

5、阀值电平VT:数字电路芯片都存在一个阈值电平,就是电路刚刚勉强能翻转作时的电平。对于CMOS电路的阈值电平,基本上是1/2电源电压值；
6、对于一般的逻辑电平:VOH > VIH > VT > VIL > VOL;
7、IOH:逻辑门输出为高电平时的负载电流,为拉电流;
8、IOL:逻辑门输出为低电平时的负载电流,为灌电流;
9、IIH:逻辑门输入为高电平时的电流,为灌电流;
10、IIL:逻辑门输入为低电平时的电流,为拉电流;
11、扇出能力也就是输出驱动能力,通常用驱动同类器件的数量来衡量:
    TTL:扇出能力一般在10左右。
    CMOS:静态时扇出能力达1000以上,但CMOS的交流(动态)扇出能力没有这样高,要根据  

工作频率和负载电容来考虑决定;

12、限制因素是输入信号上升时间：本身输出电阻和下级输入电容形成积分电路影响输入信号的上升时间(输入信号从低电平上升到VIH min 所需时间),实际电路当中，尽量使被驱动输入端限制在10以内;

13、ECL:由于ECL的工作速度高，考虑到负载电容的影响,ECL的扇出一般限制在10以内。
14、门电路输出极在集成单元内不接负载电阻而直接引出作为输出端，这种形式的门称为开路门。开路的 TTL、 CMOS、 ECL 门分别称为集电极开路（ OC）、漏极开路（ OD）、发射极开路（ OE），使用时应审查是否接上拉电阻（ OC、 OD 门）或下拉电阻（ OE 门），以及电阻阻值是否合适。

对于集电极开路（OC）门，其上拉电阻阻值 RL 应满足下面条件：
A、RL <（VCC－VOH）/（n*IOH＋m*IIH）
B、RL >（VCC－VOL）/（IOL＋m*IIL）
C、n:线与的开路门数、m:被驱动的输入端数;

二、常用逻辑电平
1、逻辑电平：有TTL、CMOS、ECL、PECL、GTL、RS232、RS422、LVDS 等。

2、TTL和CMOS的逻辑电平按典型电压可分为四类：5V 系列（ 5V TTL 和5VCMOS）、 3.3V 系列，2.5V 系列和 1.8V 系列；

3、5V TTL 和 5V CMOS 逻辑电平是通用的逻辑电平;
4、3.3V 及以下的逻辑电平被称为低电压逻辑电平，常用的为 LVTTL 电平;

5、低电压的逻辑电平还有 2.5V 和 1.8V 两种;

6、ECL/PECL 和 LVDS 是差分输入输出;

7、RS-422/485 和 RS-232 是串口的接口标准， RS-422/485 是差分输入输出， RS-232是单端输入输;